module an07d2 (z, a1, a2, a3, a4, a5, a6, a7);
   input a1, a2, a3, a4, a5, a6, a7;
   output z;
   and                  G2(z, a1, a2, a3, a4, a5, a6, a7);
endmodule