/* Timing file created from sub-block timing files */
/*   Warning: This was not created to be used for synopsis!! */

module_name = st
at_input_delay     	= 0.5
offset_input_delay   	= 3.5
default_input_delay    	= 12.0
startspan_input_delay  	= 7.0
default_output_delay    = 14.0
stw_output_delay    	= 12.0
default_period          = 16.0

/* some clock cycle time */
create_clock gclk -period default_period -waveform {0 8}

/* INPUTS */
set_input_delay at_input_delay -clock gclk { at_st_dxa }
set_input_delay at_input_delay -clock gclk { at_st_dxb }
set_input_delay at_input_delay -clock gclk { at_st_dxg }
/* set_input_delay at_input_delay -clock gclk { at_st_dxl } */
set_input_delay at_input_delay -clock gclk { at_st_dxr }
set_input_delay at_input_delay -clock gclk { at_st_dxs }
set_input_delay at_input_delay -clock gclk { at_st_dxt }
set_input_delay at_input_delay -clock gclk { at_st_dxw }
set_input_delay at_input_delay -clock gclk { at_st_dys }
set_input_delay at_input_delay -clock gclk { at_st_dyt }
set_input_delay at_input_delay -clock gclk { at_st_dyw }
set_input_delay at_input_delay -clock gclk { at_st_dxz }
set_input_delay at_input_delay -clock gclk { at_st_dya }
set_input_delay at_input_delay -clock gclk { at_st_dyb }
set_input_delay at_input_delay -clock gclk { at_st_dyg }
set_input_delay at_input_delay -clock gclk { at_st_dyr }
set_input_delay at_input_delay -clock gclk { at_st_dyz }
set_input_delay default_input_delay -clock gclk { ep_st_a }
set_input_delay default_input_delay -clock gclk { ep_st_b }
set_input_delay default_input_delay -clock gclk { ep_st_g }
/* set_input_delay default_input_delay -clock gclk { ep_st_l } */
set_input_delay default_input_delay -clock gclk { ep_st_r }
set_input_delay default_input_delay -clock gclk { ep_st_s }
set_input_delay default_input_delay -clock gclk { ep_st_t }
set_input_delay default_input_delay -clock gclk { ep_st_w }
set_input_delay default_input_delay -clock gclk { ep_st_z }
set_input_delay at_input_delay -clock gclk { left_a }
set_input_delay at_input_delay -clock gclk { left_b }
set_input_delay at_input_delay -clock gclk { left_g }
/* set_input_delay at_input_delay -clock gclk { left_l } */
set_input_delay at_input_delay -clock gclk { left_r }
set_input_delay at_input_delay -clock gclk { left_s }
set_input_delay at_input_delay -clock gclk { left_t }
set_input_delay at_input_delay -clock gclk { left_w }
set_input_delay at_input_delay -clock gclk { left_z }
set_input_delay at_input_delay -clock gclk { ncyc_a }
set_input_delay at_input_delay -clock gclk { ncyc_b }
set_input_delay at_input_delay -clock gclk { ncyc_g }
/* set_input_delay at_input_delay -clock gclk { ncyc_l } */
set_input_delay at_input_delay -clock gclk { ncyc_r }
set_input_delay at_input_delay -clock gclk { ncyc_s }
set_input_delay at_input_delay -clock gclk { ncyc_t }
set_input_delay at_input_delay -clock gclk { ncyc_w }
set_input_delay at_input_delay -clock gclk { ncyc_z }
set_input_delay startspan_input_delay -clock gclk { startspan_a }
set_input_delay startspan_input_delay -clock gclk { startspan_b }
set_input_delay startspan_input_delay -clock gclk { startspan_g }
/* set_input_delay default_input_delay -clock gclk { startspan_l } */
set_input_delay startspan_input_delay -clock gclk { startspan_r }
set_input_delay startspan_input_delay -clock gclk { startspan_s }
set_input_delay startspan_input_delay -clock gclk { startspan_t }
set_input_delay startspan_input_delay -clock gclk { startspan_w }
set_input_delay startspan_input_delay -clock gclk { startspan_z }
set_input_delay offset_input_delay -clock gclk { x_offseta }
set_input_delay offset_input_delay -clock gclk { x_offsetb }
set_input_delay offset_input_delay -clock gclk { x_offsetg }
set_input_delay offset_input_delay -clock gclk { x_offsetr }
set_input_delay offset_input_delay -clock gclk { x_offsetz }
set_input_delay offset_input_delay -clock gclk { y_offseta }
set_input_delay offset_input_delay -clock gclk { y_offsetb }
set_input_delay offset_input_delay -clock gclk { y_offsetg }
set_input_delay offset_input_delay -clock gclk { y_offsetr }
set_input_delay offset_input_delay -clock gclk { y_offsetz }


/* OUTPUTS */
set_output_delay default_output_delay -clock gclk { st_bl_z }
set_output_delay default_output_delay -clock gclk { st_cc_a }
set_output_delay default_output_delay -clock gclk { st_cc_b }
set_output_delay default_output_delay -clock gclk { st_cc_g }
set_output_delay default_output_delay -clock gclk { st_cc_r }
/* set_output_delay default_output_delay -clock gclk { st_tc_l } */
set_output_delay stw_output_delay -clock gclk { st_tc_s }
set_output_delay stw_output_delay -clock gclk { st_tc_t }
set_output_delay stw_output_delay -clock gclk { st_tc_w }


/* output loading */
/*  All outpus go to modules in the same physical block */