div.con 292 Bytes
set_driving_cell -cell ni01d5  VT;
set_driving_cell -cell ni01d3  OpCodeValid;

set_input_delay 8 -clock CLK {Reset_l};
set_input_delay 8 -clock CLK {OpCode[*]}
set_input_delay 14 -clock CLK {OpCodeValid}
set_input_delay 15 -clock CLK {VT[*]}
set_output_delay -max 8.0 -clock CLK {DivOut[*]}