set_input_delay 6.0 -clock clk {vum_mplcnd_mu}
set_input_delay 6.0 -clock clk {vum_mplr_mu}
set_input_delay 6.0 -clock clk {vum_sgnmplcnd_mu}
set_input_delay 6.0 -clock clk {vum_sgnmplr_mu}
set_input_delay 6.0 -clock clk {vum_shiftleft1_mu}

set_output_delay -max 6.0 -clock clk {vum_carryupper_mu}
set_output_delay -max 6.0 -clock clk {vum_carrylower_mu}
set_output_delay -max 6.0 -clock clk {vum_sumupper_mu}
set_output_delay -max 6.0 -clock clk {vum_sumlower_mu}

set_output_delay -max 12.0 -clock clk {vum_col_cla_acc}
set_output_delay -max 12.0 -clock clk {vum_coh_cla_acc}