vch_v.in
2.95 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
prog_name vch_v
;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS $v0
reg_assign vT $v1
reg_assign vD $v2
reg_assign vDexp $v3
reg_assign vTemp $v4
;
;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; sign(si) !== sign(ti) and si+ti=0
start
op vch
element vector
vS 0xffff 0x7fff 0xf0f0 0x5555 0x0001 0x1234 0xdead 0x0f0f
vT 0x0001 0x8001 0x0f10 0xaaab 0xffff 0xedcc 0x2153 0xf0f1
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; sign(si) !== sign(ti) and si+ti=-1
start
op vch
element vector
vS 0x0000 0xabcd 0x0f0f 0x5a5a 0xdead 0xf0f0 0x1234 0x7fff
vT 0xffff 0x5432 0xf0f0 0xa5a5 0x2152 0x0f0f 0xedcb 0x8000
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; sign(si) !== sign(ti) and si+ti<-1
start
op vch
element vector
vS 0xfffe 0x5078 0xabcd 0x1234 0x0550 0xaaaa 0x0ff0 0x8888
vT 0x0000 0xaa87 0x0055 0xceed 0x800a 0x5554 0xf000 0x72f8
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; sign(si) !== sign(ti) and si+ti>0
start
op vch
element vector
vS 0xffff 0xabcd 0xf00f 0xdead 0x7654 0x89ab 0x7fff 0x8002
vT 0x0002 0x5434 0x7fc0 0x5678 0xcdef 0x7fff 0x8003 0x7fff
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; sign(si) !== sign(ti) and si+ti={=0,=-1,<-1,>0,=0,=-1,<-1,>0)
start
op vch
element vector
vS 0x8762 0xead5 0x8001 0x7777 0xfe42 0x251e 0xcdef 0x7fff
vT 0x789e 0x152a 0x0001 0xfeed 0x01be 0xdae1 0x00a2 0x8888
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
reg_assign vS $v10
reg_assign vT $v11
reg_assign vD $v12
reg_assign vDexp $v13
reg_assign vTemp $v14
;
;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; sign(si) == sign(ti) and si-ti==0
start
op vch
element vector
vS 0xffff 0xabcd 0x1234 0x5432 0x8765 0x0f0f 0x5a5a 0xa5a5
vT 0xffff 0xabcd 0x1234 0x5432 0x8765 0x0f0f 0x5a5a 0xa5a5
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; sign(si) == sign(ti) and si-ti>0
start
op vch
element vector
vS 0x1234 0x0001 0xffff 0xabcd 0x7fff 0x8001 0x4562 0xceed
vT 0x1030 0x0000 0xfffe 0x9abc 0x7ffe 0x8000 0x3456 0xabcd
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; sign(si) == sign(ti) and si-ti<0
start
op vch
element vector
vS 0x0000 0xdead 0xcafe 0x5a5a 0x1982 0x0020 0xf0f0 0x7ffe
vT 0x0001 0xfeed 0xcaff 0x789a 0x19ff 0x0022 0xf100 0x7fff
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; sign(si) == sign(ti) and si-ti {=0, >0, <0, =-1,=0, >0, <0, =-1}
start
op vch
element vector
vS 0xbeef 0x3456 0x8001 0xfffe 0x2345 0xcccc 0xabcd 0x9999
vT 0xbeef 0x3455 0xffff 0xffff 0x2345 0xbbbb 0xbbbb 0x999a
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;