xbus_mon.v
2.29 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
module xbus_mon(clock, reset_l);
`include "rcp.vh"
`include "define.vh"
input clock;
input reset_l;
reg monitor;
initial monitor = $test$plusargs("xbus_mon");
wire [63:0] vsim_bb_bcp_xbus_data;
`ifdef SIMGATE
assign vsim_bb_bcp_xbus_data = {
vsim.bb.bcp.xbus_data_63_, vsim.bb.bcp.xbus_data_62_,
vsim.bb.bcp.xbus_data_61_, vsim.bb.bcp.xbus_data_60_,
vsim.bb.bcp.xbus_data_59_, vsim.bb.bcp.xbus_data_58_,
vsim.bb.bcp.xbus_data_57_, vsim.bb.bcp.xbus_data_56_,
vsim.bb.bcp.xbus_data_55_, vsim.bb.bcp.xbus_data_54_,
vsim.bb.bcp.xbus_data_53_, vsim.bb.bcp.xbus_data_52_,
vsim.bb.bcp.xbus_data_51_, vsim.bb.bcp.xbus_data_50_,
vsim.bb.bcp.xbus_data_49_, vsim.bb.bcp.xbus_data_48_,
vsim.bb.bcp.xbus_data_47_, vsim.bb.bcp.xbus_data_46_,
vsim.bb.bcp.xbus_data_45_, vsim.bb.bcp.xbus_data_44_,
vsim.bb.bcp.xbus_data_43_, vsim.bb.bcp.xbus_data_42_,
vsim.bb.bcp.xbus_data_41_, vsim.bb.bcp.xbus_data_40_,
vsim.bb.bcp.xbus_data_39_, vsim.bb.bcp.xbus_data_38_,
vsim.bb.bcp.xbus_data_37_, vsim.bb.bcp.xbus_data_36_,
vsim.bb.bcp.xbus_data_35_, vsim.bb.bcp.xbus_data_34_,
vsim.bb.bcp.xbus_data_33_, vsim.bb.bcp.xbus_data_32_,
vsim.bb.bcp.xbus_data_31_, vsim.bb.bcp.xbus_data_30_,
vsim.bb.bcp.xbus_data_29_, vsim.bb.bcp.xbus_data_28_,
vsim.bb.bcp.xbus_data_27_, vsim.bb.bcp.xbus_data_26_,
vsim.bb.bcp.xbus_data_25_, vsim.bb.bcp.xbus_data_24_,
vsim.bb.bcp.xbus_data_23_, vsim.bb.bcp.xbus_data_22_,
vsim.bb.bcp.xbus_data_21_, vsim.bb.bcp.xbus_data_20_,
vsim.bb.bcp.xbus_data_19_, vsim.bb.bcp.xbus_data_18_,
vsim.bb.bcp.xbus_data_17_, vsim.bb.bcp.xbus_data_16_,
vsim.bb.bcp.xbus_data_15_, vsim.bb.bcp.xbus_data_14_,
vsim.bb.bcp.xbus_data_13_, vsim.bb.bcp.xbus_data_12_,
vsim.bb.bcp.xbus_data_11_, vsim.bb.bcp.xbus_data_10_,
vsim.bb.bcp.xbus_data_9_, vsim.bb.bcp.xbus_data_8_,
vsim.bb.bcp.xbus_data_7_, vsim.bb.bcp.xbus_data_6_,
vsim.bb.bcp.xbus_data_5_, vsim.bb.bcp.xbus_data_4_,
vsim.bb.bcp.xbus_data_3_, vsim.bb.bcp.xbus_data_2_,
vsim.bb.bcp.xbus_data_1_, vsim.bb.bcp.xbus_data_0_};
`else
assign vsim_bb_bcp_xbus_data = vsim.bb.bcp.xbus_data;
`endif
always @(posedge clock) begin
if (monitor && reset_l && vsim.bb.bcp.cbuf_write) begin
$display("%t: %M: xbus data - %h", $time, vsim_bb_bcp_xbus_data);
end
end
endmodule