module rdram(RxClk, TxClk, BusEnable, BusCtrl, BusData, SIn, SOut,
   VRef);

input RxClk;
input TxClk;
input BusEnable;
inout BusCtrl;
inout [8:0] BusData;
input SIn;
output SOut;
input VRef;

NEC_18M_RDRAM rdram_0(BusCtrl, BusData, BusEnable, SOut, SIn, TxClk, RxClk,
  VRef);

endmodule