tm_mux1.ss
2.8 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
/* Echo start time */
sh "date"
/*****************************************************************************/
/* custom variables */
/*****************************************************************************/
module = "tm_mux1"
default_max_transition = 1.5
/*****************************************************************************/
/* set the path and read */
/*****************************************************************************/
search_path = search_path \
+ "../src" \
+ "../../inc" \
+ "../../../lib/verilog/user" \
+ "../../syn"
read -f verilog module + ".v"
current_design = module
/*****************************************************************************/
/* default constraint */
/*****************************************************************************/
set_dont_touch u_*
set_operating_conditions NOM -library rcp.db
set_wire_load 256000 -mode top
create_clock gclk -period 16.0 -waveform {0 8.0}
set_input_delay 11.0 -clock gclk all_inputs()
set_output_delay 2.0 -clock gclk all_outputs()
max_delay 6.0 -to all_outputs()
set_load 0.5 all_outputs()
set_max_area 0
set_dont_touch { ne35hd130d/nt01d* }
set_max_transition default_max_transition current_design
set_driving_cell -none { gclk }
set_drive 0 { gclk }
set_dont_touch_network { gclk }
set_arrival 0 gclk
set_dont_use {ne35hd130d/mbnfnr}
/*****************************************************************************/
/* custom constraints */
/*****************************************************************************/
set_output_delay 8 -clock gclk { sort_tex_* }
set_input_delay 2 -clock gclk { dout_bnk*l[*], dout_bnk*h[*] }
set_output_delay 12 -clock gclk { swap_*_low*, swap_*_high*}
/*****************************************************************************/
/* check */
/*****************************************************************************/
link
check_design > module + ".lint"
/*****************************************************************************/
/* compile */
/*****************************************************************************/
ungroup -flatten -all
compile -map_effort high -ungroup_all
/*****************************************************************************/
/* write */
/*****************************************************************************/
include "report.dc"
write -format edif -hierarchy -o module + ".edf" module
/* Echo end time */
sh "date"
quit