vrndn_v1.in
4.5 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
prog_name vrndn_v1
;;;;;;;;;;;;;;;;;;;
;;
reg_assign vT $v1
reg_assign vD $v2
reg_assign vDexp $v3
reg_assign vTemp $v4
reg_assign vAccL $v5
reg_assign vAccM $v6
reg_assign vAccH $v7
reg_assign vAccLexp $v8
reg_assign vAccMexp $v9
reg_assign vAccHexp $v10
reg_assign v4000 $v11
reg_assign v0001 $v12
;
;
vS 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; Check add on +ve and -ve acc. No shift
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
reg_assign vS $v0
op vrndn
element vector
vT 0x1234 0x5678 0x9abc 0xdef1 0x2345 0x6789 0xabcd 0xef12
vAccL 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000
vAccM 0x0000 0x8000 0x0000 0x8000 0x8000 0x0000 0x8000 0x0000
vAccH 0x0000 0xffff 0x0000 0xffff 0xffff 0x0000 0xffff 0x0000
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; Check add on +ve and -ve acc. shift
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
reg_assign vS $v1
op vrndn
element vector
vT 0x4321 0x8765 0xcba9 0x1fed 0x5432 0x9876 0xdcba 0x21fe
vAccL 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000
vAccM 0x8000 0x0000 0x8000 0x0000 0x0000 0x8000 0x0000 0x8000
vAccH 0xffff 0x0000 0xffff 0x0000 0x0000 0xffff 0x0000 0xffff
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; Check add on +ve and -ve acc. No shift
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
reg_assign vS $v0
op vrndn
element vector
vT 0x5555 0xaaaa 0xdead 0x7f29 0x4aef 0xcafe 0x39ac 0xba92
vAccL 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000
vAccM 0x7fff 0xffff 0x5555 0xaaaa 0x9876 0x1234 0xfedc 0x4567
vAccH 0x0000 0xffff 0x0000 0xffff 0xffff 0x0000 0xffff 0x0000
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; Check add on +ve and -ve acc. shift
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
reg_assign vS $v1
op vrndn
element vector
vT 0xfeed 0x1a2d 0x7ace 0x9e01 0x6372 0xbbc0 0x0192 0x1957
vAccL 0x1234 0x5678 0x9abc 0xdef0 0x0fed 0xcba9 0x8765 0x4321
vAccM 0x8000 0x0000 0x8000 0x0000 0x0000 0x8000 0x0000 0x8000
vAccH 0xffff 0x0000 0xffff 0x0000 0x0000 0xffff 0x0000 0xffff
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; Check add on +ve and -ve acc. No shift
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
reg_assign vS $v0
op vrndn
element vector
vT 0x0001 0x0001 0xffff 0xffff 0x0001 0x0001 0xffff 0xffff
vAccL 0xffff 0xffff 0xffff 0xffff 0x0000 0x0000 0x0000 0x0000
vAccM 0xffff 0xffff 0xffff 0xffff 0x0000 0x0000 0x0000 0x0000
vAccH 0x7fff 0xffff 0x7fff 0xffff 0x0000 0x8000 0x0000 0x8000
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; Check add on +ve and -ve acc. shift
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
reg_assign vS $v1
op vrndn
element vector
vT 0x0001 0x0001 0xffff 0xffff 0x0001 0x0001 0xffff 0xffff
vAccL 0xffff 0xffff 0xffff 0xffff 0x0000 0x0000 0x0000 0x0000
vAccM 0xffff 0xffff 0xffff 0xffff 0x0000 0x0000 0x0000 0x0000
vAccH 0x7fff 0xffff 0x7fff 0xffff 0x0000 0x8000 0x0000 0x8000
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; Check add on +ve and -ve acc. No shift
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
reg_assign vS $v0
op vrndn
element vector
vT 0x7fff 0x7fff 0x8000 0x8000 0x7fff 0x7fff 0x8000 0x8000
vAccL 0xffff 0xffff 0xffff 0xffff 0x0000 0x0000 0x0000 0x0000
vAccM 0xffff 0xffff 0xffff 0xffff 0x0000 0x0000 0x0000 0x0000
vAccH 0x7fff 0xffff 0x7fff 0xffff 0x0000 0x8000 0x0000 0x8000
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; Check add on +ve and -ve acc. shift
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
reg_assign vS $v1
op vrndn
element vector
vT 0x7fff 0x7fff 0x8000 0x8000 0x7fff 0x7fff 0x8000 0x8000
vAccL 0xffff 0xffff 0xffff 0xffff 0x0000 0x0000 0x0000 0x0000
vAccM 0xffff 0xffff 0xffff 0xffff 0x0000 0x0000 0x0000 0x0000
vAccH 0x7fff 0xffff 0x7fff 0xffff 0x0000 0x8000 0x0000 0x8000
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;