//
PR/rspsim/vuregre/regression/rsp_ctrace.v
PR/hw/chip/rcp/rsp/src/rspWrap_regression.v
//
-y PR/hw/chip/rcp/su/src
-y PR/hw/chip/rcp/su/fixes
-y PR/hw/chip/rcp/vu/src
-y PR/hw/chip/rcp/ls/src
-y PR/hw/chip/rcp/sb/src
-y PR/hw/chip/rcp/dm/src
-y PR/hw/chip/rcp/rsp/src
-y PR/hw/chip/rcp/io/src
-y PR/hw/chip/lib/verilog/ram
-y PR/hw/chip/lib/verilog/dp
-y PR/hw/chip/lib/verilog/stdcell
-y PR/hw/chip/lib/verilog/user
//-Mupdate=1
+libext+.v+.vmd+
+incdir+PR/hw/chip/rcp/rsp/lib
+incdir+PR/hw/chip/rcp/su/src
+incdir+PR/hw/chip/rcp/vu/src
+incdir+PR/hw/chip/rcp/inc 
+incdir+PR/rspsim/vuregre/regression 
-Xnotice