prog_name  vcl_v
;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS $v20
reg_assign vT $v21
reg_assign vD $v22
reg_assign vDexp $v23
reg_assign vTemp $v24
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0x00, sn=0xff) vcc:(ge=0xxx, le=0x00) vce:(vce=0x00) (sf+tf=0) (carry = 1,0)
start
op      vcl

inVCO 0x00ff
inVCC 0x0000
inVCE 0x00

element vector

vS    0x0000 0x0001 0x8000 0x0000 0x0000 0xffff 0x0000 0xbeef 
vT    0x0000 0x0000 0x8000 0x0000 0x0000 0x0001 0x0000 0x4111

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0x00, sn=0xff) vcc:(ge=0xxx, le=0x5a) vce:(vce=0x00) (sf+tf=0)(carry=1,0)
start
op      vcl

inVCO 0x00ff
inVCC 0x005a
inVCE 0x00

element vector

vS    0x0000 0x0000 0x1234 0x0001 0xaaaa 0x5555 0x0000 0x0000 
vT    0x0000 0x0000 0xedcc 0xffff 0x5556 0xaaab 0x0000 0x0000

end

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0x00, sn=0xff) vcc:(ge=0xxx, le=0x00) vce:(vce=0xff) (sf+tf=0)(carry=1,0) 
start
op      vcl

inVCO 0x00ff
inVCC 0x0000
inVCE 0xff

element vector

vS    0x0001 0x8000 0x0000 0x0000 0xffff 0x0000 0xbeef 0x0000 
vT    0x0000 0x8000 0x0000 0x0000 0x0001 0x0000 0x4111 0x0000

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS $v11
reg_assign vT $v22
reg_assign vD $v31
reg_assign vDexp $v28
reg_assign vTemp $v2
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0x00, sn=0xff) vcc:(ge=0xxx, le=0xa5) vce:(vce=0xff) (sf+tf=0)(carry=1,0)
start
op      vcl

inVCO 0x00ff
inVCC 0x00a5
inVCE 0xff

element vector

vS    0x0000 0x1234 0x0001 0x0000 0xaaaa 0x5555 0x0000 0x0000
vT    0x0000 0xedcc 0xffff 0x0000 0x5556 0xaaab 0x0000 0x0000

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0x00, sn=0xff) vcc:(ge=0xxx, le=0x00) vce:(vce=0xff) (sf+tf=0)(carry=1,0)   
start
op      vcl

inVCO 0x00ff
inVCC 0xaa00
inVCE 0xff

element vector

vS    0x0000 0x8000 0x7fff 0x0000 0xffff 0x0000 0xabcd 0x0000 
vT    0x0000 0x8000 0x8001 0x0000 0x0001 0x0000 0x5433 0x0000

end

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0x00, sn=0xff) vcc:(ge=0xxx, le=0x00) vce:(vce=0xff) (sf+tf!=0)(carry=1,0)
start
op      vcl

inVCO 0x00ff
inVCC 0x5500
inVCE 0xff

element vector

vS    0xffff 0xdead 0x00fe 0x0002 0x1111 0x0000 0xa1c2 0x7fff 
vT    0xffff 0xbeef 0x0abe 0xffff 0xffff 0x0001 0x6789 0x0001

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS $v5
reg_assign vT $v7
reg_assign vD $v13
reg_assign vDexp $v17
reg_assign vTemp $v29
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0x00, sn=0xff) vcc:(ge=0xxx, le=0xa5) vce:(vce=0xff) (sf+tf=0)(carry=1,0)   
start
op      vcl

inVCO 0x00ff
inVCC 0xaaa5
inVCE 0xff

element vector

vS    0x0000 0x8000 0x7fff 0x0000 0xffff 0x0000 0xabcd 0x0000 
vT    0x0000 0x8000 0x8001 0x0000 0x0001 0x0000 0x5433 0x0000

end

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0x00, sn=0xff) vcc:(ge=0xxx, le=0x5a) vce:(vce=0xff) (sf+tf!=0)(carry=1,0)
start
op      vcl

inVCO 0x00ff
inVCC 0x555a
inVCE 0xff

element vector

vS    0xffff 0xdead 0x00fe 0x0002 0x1111 0x0000 0xa1c2 0x7fff 
vT    0xffff 0xbeef 0x0abe 0xabcd 0xffff 0x0001 0x6789 0x0001

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0xff, sn=0xff) vcc:(ge=0xxx, le=0xa5) vce:(vce=0xa5) (sf+tf=0)(carry=1,0)   
start
op      vcl

inVCO 0xffff
inVCC 0xaaa5
inVCE 0xa5

element vector

vS    0x0000 0x8000 0x7fff 0x0000 0xffff 0x0000 0xabcd 0x0000 
vT    0x0000 0x8000 0x8001 0x0000 0x0001 0x0000 0x5433 0x0000

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS $v6
reg_assign vT $v9
reg_assign vD $v15
reg_assign vDexp $v23
reg_assign vTemp $v31
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0xff, sn=0xff) vcc:(ge=0xxx, le=0x5a) vce:(vce=0x5a) (sf+tf!=0)(carry=1,0)
start
op      vcl

inVCO 0xffff
inVCC 0x555a
inVCE 0x5a

element vector

vS    0xffff 0xdead 0x00fe 0x0002 0x1111 0x0000 0xa1c2 0x7fff 
vT    0xffff 0xbeef 0x0abe 0xabcd 0xffff 0x0001 0x6789 0x0001

end

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0x00, sn=0x00) vcc:(ge=0x00, le=0xxx) vce:(vce=0xxx) (sf-tf<0,=0,>0)
start
op      vcl

inVCO 0x0000
inVCC 0x0034
inVCE 0x12

element vector

vS    0x0000 0x7fff 0xabcd 0x789a 0x2345 0xfeed 0x89ab 0xffff 
vT    0x0001 0xffff 0xabcd 0x1234 0x2345 0xcafe 0x9abc 0x8001

end

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS $v1
reg_assign vT $v7
reg_assign vD $v18
reg_assign vDexp $v26
reg_assign vTemp $v19
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0x00, sn=0x00) vcc:(ge=0x00, le=0xxx) vce:(vce=0xxx) (sf-tf<0,=0,>0)
start
op      vcl

inVCO 0x0000
inVCC 0x0043
inVCE 0x21

element vector

vS    0x5555 0x7654 0x0123 0xca01 0x3efa 0xfedc 0xffff 0x0001 
vT    0xaaaa 0x7654 0x1234 0x6271 0x4000 0xffff 0xffff 0x0001

end

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0xff, sn=0x00) vcc:(ge=0xaa, le=0xxx) vce:(vce=0xxx) (sf-tf<0,=0,>0)
start
op      vcl

inVCO 0xff00
inVCC 0xaaab
inVCE 0xcd

element vector

vS    0x0000 0x7fff 0xabcd 0x789a 0x2345 0xfeed 0x89ab 0xffff 
vT    0x0001 0xffff 0xabcd 0x1234 0x2345 0xcafe 0x9abc 0x8001

end

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; vco:(neq=0xff, sn=0x00) vcc:(ge=0x55, le=0xxx) vce:(vce=0xxx) (sf-tf<0,=0,>0)
start
op      vcl

inVCO 0xff00
inVCC 0x5598
inVCE 0x89

element vector

vS    0x5555 0x7654 0x0123 0xca01 0x3efa 0xfedc 0xffff 0x0001 
vT    0xaaaa 0x7654 0x1234 0x6271 0x4000 0xffff 0xffff 0x0001

end