#

#####################################################
#  Verilog source files                             #
#####################################################
SRCDIR  = ../src

default : rspbusses.edf 

rspbusses.edf: rspbusses.ss rspbusses.con $(SRCDIR)/rspbusses.v
	dc_shell -f rspbusses.ss | tee rspbusses.synlog


PRDEPTH=../../../../..
include $(PRDEPTH)/PRdefs 
include $(PRDEPTH)/PRrules 
LDIRT = *.log *.edf *.lint *.synlog *.vsyn