Makefile
2.5 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
#!smake
# $Revision: 1.1.1.1 $
#
COMMONPREF=rcp
PRDEPTH = ../../../..
include $(PRDEPTH)/PRdefs
#
# Tools
#
SIMV = LD_LIBRARY_PATH=$(VCSDIR)/lib simv
#
# Directories
#
#
# C Sources
#
# Header file Directories
#
LCINCS =
GCINCS =
#
# Compiler options
#
OPTIMIZER = -g
LCOPTS = -fullwarn
#
# Verilog compiler options
#
LVCSOPTS = \
-y $(PRDEPTH)/hw/chip/lib/verilog/pads \
-y $(PRDEPTH)/hw/chip/rcp/src \
-y $(PRDEPTH)/hw/chip/rcp/rdp/src \
-y $(PRDEPTH)/hw/chip/rcp/ri/src \
-y $(PRDEPTH)/hw/chip/rcp/rsp/src \
-y $(PRDEPTH)/hw/chip/rcp/ar/src \
-y $(PRDEPTH)/hw/chip/rcp/mi/src \
-y $(PRDEPTH)/hw/chip/rcp/vi/src \
-y $(PRDEPTH)/hw/chip/rcp/ai/src \
-y $(PRDEPTH)/hw/chip/rcp/pi/src \
-y $(PRDEPTH)/hw/chip/rcp/si/src \
-y $(PRDEPTH)/hw/chip/rcp/cs/src \
-y $(PRDEPTH)/hw/chip/rcp/ew/src \
-y $(PRDEPTH)/hw/chip/rcp/ep/src \
-y $(PRDEPTH)/hw/chip/rcp/cv/src \
-y $(PRDEPTH)/hw/chip/rcp/st/src \
-y $(PRDEPTH)/hw/chip/rcp/tc/src \
-y $(PRDEPTH)/hw/chip/rcp/tm/src \
-y $(PRDEPTH)/hw/chip/rcp/tf/src \
-y $(PRDEPTH)/hw/chip/rcp/cc/src \
-y $(PRDEPTH)/hw/chip/rcp/bl/src \
-y $(PRDEPTH)/hw/chip/rcp/at/src \
-y $(PRDEPTH)/hw/chip/rcp/bl/src \
-y $(PRDEPTH)/hw/chip/rcp/ms/src \
-y $(PRDEPTH)/hw/chip/rcp/rsp/src \
-y $(PRDEPTH)/hw/chip/rcp/su/src \
-y $(PRDEPTH)/hw/chip/rcp/vu/src \
-y $(PRDEPTH)/hw/chip/rcp/ls/src \
-y $(PRDEPTH)/hw/chip/rcp/sb/src \
-y $(PRDEPTH)/hw/chip/rcp/dm/src \
-y $(PRDEPTH)/hw/chip/rcp/io/src \
-y $(PRDEPTH)/hw/chip/rcp/su/fixes \
-y $(PRDEPTH)/hw/chip/rcp/div/src \
-y $(PRDEPTH)/hw/chip/rcp/tst/src \
-y $(PRDEPTH)/hw/chip/lib/verilog/dp \
-y $(PRDEPTH)/hw/chip/lib/verilog/stdcell \
-y $(PRDEPTH)/hw/chip/lib/verilog/ram \
-y $(PRDEPTH)/hw/chip/lib/verilog/user \
-y $(PRDEPTH)/hw/chip/lib/verilog/rac/behavioral \
-y $(PRDEPTH)/hw/chip/lib/verilog/udp \
+libext+.v+.vzd+.vmd \
+incdir+$(PRDEPTH)/hw/chip/rcp/inc \
+incdir+$(PRDEPTH)/hw/chip/rcp/su/src \
+incdir+$(PRDEPTH)/hw/chip/rcp/vu/src \
+incdir+$(PRDEPTH)/hw/chip/rcp/ms/src \
-l vcs.log
#
# Default Targets
#
# Default Targets
#
TESTS = simv
default install: $(TESTS)
$(COMMONTARGS): $(COMMONPREF)$$@
$(SUBDIRS_MAKERULE)
#
# SGI/Project Reality Common Rules
#
include $(PRDEPTH)/PRrules
#
# Compile Verilog processes
#
simv: rcp.v $(_FORCE)
VCS_RUNTIME=$(VCSDIR)/lib/libvcs.so \
$(VCS) $(VCSOPTS) -o $@ rcp.v
# Tests
#
testrun:
$(SIMV)