Makefile
1.34 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
#
#####################################################
# Verilog source files #
#####################################################
SRCDIR = ../src
INCDIR = ../../inc
TF_SRCS = $(SRCDIR)/tf.v \
$(SRCDIR)/tf_lerp.v \
$(SRCDIR)/tf_lerp_booth.v \
$(SRCDIR)/tf_lerp_booth0.v \
$(SRCDIR)/tf_lerp_booth8.v \
$(SRCDIR)/tf_lerp_csa.v \
$(SRCDIR)/tf_lerp_csa_add12.v \
$(SRCDIR)/tf_lerp_csa_fa10.v \
$(SRCDIR)/tf_lerp_csa_fa11.v \
$(SRCDIR)/tf_lerp_csa_fa12.v \
$(SRCDIR)/tf_lerp_csa_fa13.v \
$(SRCDIR)/tf_lerp_csa_fa8.v \
$(SRCDIR)/tf_lerp_csa_fa9.v \
$(SRCDIR)/tf_lerp_csa_faco.v \
$(SRCDIR)/tf_lerp_csa_faso.v \
$(SRCDIR)/tf_lerp_csa_ha1.v \
$(SRCDIR)/tf_lerp_csa_ha2.v \
$(SRCDIR)/tf_lerp_csa_ha3.v \
$(SRCDIR)/tf_lerp_csa_haco.v \
$(SRCDIR)/tf_mux9.v
default : tf.edf tf.vsyn
tf.edf : tf.ss $(TF_SRCS) $(INC_SRCS)
PRDEPTH=../../../../..
include $(PRDEPTH)/PRdefs
include $(PRDEPTH)/PRrules
LDIRT = *.log *.edf *.lint *.synlog *.vsyn