vextt.in
2.09 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
prog_name vextt
;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS $v10
reg_assign vT $v15
reg_assign vD $v18
reg_assign vDexp $v20
reg_assign vTemp $v21
;
;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op vextt
element 0w
vS 0x0044 0x0887 0x10c8 0x190b 0x214c 0x298f 0x31d0 0x3a13
vT 0x1111 0x2222 0x3333 0x4444 0x5555 0x5555 0x7777 0x8888
end
;;;;
start
element 1w
end
;;;;
start
element 2w
end
;;;;
start
element 3w
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS $v3
reg_assign vT $v7
reg_assign vD $v10
reg_assign vDexp $v13
reg_assign vTemp $v23
;
;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op vextt
element 0w
vS 0x4254 0x4a97 0x52d8 0x5b1b 0x635c 0x6b9f 0x73e0 0x7c23
vT 0x9999 0xaaaa 0xbbbb 0xcccc 0xdddd 0xeeee 0xffff 0x0000
end
;;;;
start
element 1w
end
;;;;
start
element 2w
end
;;;;
start
element 3w
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS $v30
reg_assign vT $v17
reg_assign vD $v20
reg_assign vDexp $v23
reg_assign vTemp $v3
;
;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op vextt
element 0w
vS 0x8464 0x8ca7 0x94e8 0x9d2b 0xa56c 0xadaf 0xb5f0 0xbe33
vT 0x1357 0x9bdf 0xdead 0xbeef 0xcafe 0xbabe 0xfeed 0xface
end
;;;;
start
element 1w
end
;;;;
start
element 2w
end
;;;;
start
element 3w
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS $v31
reg_assign vT $v1
reg_assign vD $v30
reg_assign vDexp $v2
reg_assign vTemp $v10
;
;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op vextt
element 0w
vS 0xc674 0xceb7 0xd6f8 0xdf3b 0xe77c 0xefbf 0xf7c0 0xf803
vT 0xbabe 0xface 0xfeed 0xbeef 0xdead 0xcafe 0x5a5a 0xa5a5
end
;;;;
start
element 1w
end
;;;;
start
element 2w
end
;;;;
start
element 3w
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;