prog_name  vmudl_v1
;;;;;;;;;;;;;;;;;;;
;;
reg_assign vS         $v0
reg_assign vT         $v1
reg_assign vD         $v2
reg_assign vDexp      $v3
reg_assign vTemp      $v4
reg_assign vAccL      $v5
reg_assign vAccM      $v6
reg_assign vAccH      $v7
reg_assign vAccLexp   $v8
reg_assign vAccMexp   $v9
reg_assign vAccHexp   $v10
reg_assign v4000      $v11
reg_assign v0001      $v12
;
;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
;; Slice0: (0001,7ffe)
;; Slice1: (0003,7ffc)
;; Slice2: (0007,7ff8)
;; Slice3: (000f,7ff0)
;; Slice4: (001f,7fe0)
;; Slice5: (003f,7fc0)
;; Slice6: (007f,7f80)
;; Slice7: (00ff,7f00)
;;
start
op      vmudl
element vector

vS    0x0001 0x0003 0x0007 0x000f 0x001f 0x003f 0x007f 0x00ff
vT    0x7ffe 0x7ffc 0x7ff8 0x7ff0 0x7fe0 0x7fc0 0x7f80 0x7f00

vAccL 0x1111 0x2222 0x3333 0x4444 0x5555 0x6666 0x7777 0x8888
vAccM 0x9999 0xaaaa 0xbbbb 0xcccc 0xdddd 0xeeee 0xffff 0x0000
vAccH 0x1234 0x5678 0x9abc 0xdef0 0xfedc 0xba98 0x7654 0x3210

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
;; Slice0: (01ff,7e00)
;; Slice1: (03ff,7c00)
;; Slice2: (07ff,7800)
;; Slice3: (0fff,7000)
;; Slice4: (1fff,6000)
;; Slice5: (3fff,4000)
;; Slice6: (abcd,ef01)
;; Slice7: (1234,5678)
;;
start
op      vmudl
element vector

vS    0x01ff 0x03ff 0x07ff 0x0fff 0x1fff 0x3fff 0xabcd 0x1234
vT    0x7e00 0x7c00 0x7800 0x7000 0x6000 0x4000 0xef01 0x5678

vAccL 0x1111 0x2222 0x3333 0x4444 0x5555 0x6666 0x7777 0x8888
vAccM 0x9999 0xaaaa 0xbbbb 0xcccc 0xdddd 0xeeee 0xffff 0x0000
vAccH 0x1234 0x5678 0x9abc 0xdef0 0xfedc 0xba98 0x7654 0x3210

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
;; Slice0: (fffe,0001)
;; Slice1: (fffc,0003)
;; Slice2: (fff8,0007)
;; Slice3: (fff0,000f)
;; Slice4: (ffe0,001f)
;; Slice5: (ffc0,003f)
;; Slice6: (ff80,007f)
;; Slice7: (ff00,00ff)
;;
start
op      vmudl
element vector

vS    0xfffe 0xfffc 0xfff8 0xfff0 0xffe0 0xffc0 0xff80 0xff00
vT    0x0001 0x0003 0x0007 0x000f 0x001f 0x003f 0x007f 0x00ff

vAccL 0x1111 0x2222 0x3333 0x4444 0x5555 0x6666 0x7777 0x8888
vAccM 0x9999 0xaaaa 0xbbbb 0xcccc 0xdddd 0xeeee 0xffff 0x0000
vAccH 0x1234 0x5678 0x9abc 0xdef0 0xfedc 0xba98 0x7654 0x3210

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
;; Slice0: (fe00,01ff)
;; Slice1: (fc00,03ff)
;; Slice2: (f800,07ff)
;; Slice3: (f000,0fff)
;; Slice4: (e000,1fff)
;; Slice5: (c000,3fff)
;; Slice6: (8000,7fff)
;; Slice7: (0000,ffff)
;;
start
op      vmudl
element vector

vS    0xfe00 0xfc00 0xf800 0xf000 0xe000 0xc000 0x8000 0x0000
vT    0x01ff 0x03ff 0x07ff 0x0fff 0x1fff 0x3fff 0x7fff 0xffff

vAccL 0x1111 0x2222 0x3333 0x4444 0x5555 0x6666 0x7777 0x8888
vAccM 0x9999 0xaaaa 0xbbbb 0xcccc 0xdddd 0xeeee 0xffff 0x0000
vAccH 0x1234 0x5678 0x9abc 0xdef0 0xfedc 0xba98 0x7654 0x3210

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
;; Slice0: (1234,5678)
;; Slice1: (9abc,def0)
;; Slice2: (1122,3344)
;; Slice3: (5566,7788)
;; Slice4: (99aa,bbcc)
;; Slice5: (ddee,eeff)
;; Slice6: (dead,beef)
;; Slice7: (7654,6543)
;;
start
op      vmudl
element vector

vS    0x1234 0x9abc 0x1122 0x5566 0x99aa 0xddee 0xdead 0x7654
vT    0x5678 0xdef0 0x3344 0x7788 0xbbcc 0xeeff 0xbeef 0x6543

vAccL 0x1111 0x2222 0x3333 0x4444 0x5555 0x6666 0x7777 0x8888
vAccM 0x9999 0xaaaa 0xbbbb 0xcccc 0xdddd 0xeeee 0xffff 0x0000
vAccH 0x1234 0x5678 0x9abc 0xdef0 0xfedc 0xba98 0x7654 0x3210

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
;; Slice0: (1928,2736)
;; Slice1: (5647,3829)
;; Slice2: (feed,7123)
;; Slice3: (8123,6326)
;; Slice4: (1957,1959)
;; Slice5: (2001,2010)
;; Slice6: (1111,2222)
;; Slice7: (3333,4444)
;;
start
op      vmudl
element vector

vS    0x1928 0x5647 0xfeed 0x8123 0x1957 0x2001 0x1111 0x3333
vT    0x2736 0x3829 0x7123 0x6326 0x1959 0x2010 0x2222 0x4444

vAccL 0x1111 0x2222 0x3333 0x4444 0x5555 0x6666 0x7777 0x8888
vAccM 0x9999 0xaaaa 0xbbbb 0xcccc 0xdddd 0xeeee 0xffff 0x0000
vAccH 0x1234 0x5678 0x9abc 0xdef0 0xfedc 0xba98 0x7654 0x3210

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
;; Slice0: (4839,9999)
;; Slice1: (7777,6666)
;; Slice2: (1a2b,3c4d)
;; Slice3: (e001,812f)
;; Slice4: (0a04,f5fa)
;; Slice5: (f00f,0ff0)
;; Slice6: (0f0f,f0f0)
;; Slice7: (7162,6354)
;;
start
op      vmudl
element vector

vS    0x4839 0x7777 0x1a2b 0xe001 0x0a04 0xf00f 0x0f0f 0x7162
vT    0x9999 0x6666 0x3c4d 0x812f 0xf5fa 0x0ff0 0xf0f0 0x6354

vAccL 0x1111 0x2222 0x3333 0x4444 0x5555 0x6666 0x7777 0x8888
vAccM 0x9999 0xaaaa 0xbbbb 0xcccc 0xdddd 0xeeee 0xffff 0x0000
vAccH 0x1234 0x5678 0x9abc 0xdef0 0xfedc 0xba98 0x7654 0x3210

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
;; Slice0: (7fff,0001)
;; Slice1: (0003,7fff)
;; Slice2: (7fff,0007)
;; Slice3: (000f,7fff)
;; Slice4: (7fff,001f)
;; Slice5: (003f,7fff)
;; Slice6: (7fff,007f)
;; Slice7: (00ff,7fff)
;;
start
op      vmudl
element vector

vS    0x7fff 0x0003 0x7fff 0x000f 0x7fff 0x003f 0x7fff 0x00ff
vT    0x0001 0x7fff 0x0007 0x7fff 0x001f 0x7fff 0x007f 0x7fff

vAccL 0x1111 0x2222 0x3333 0x4444 0x5555 0x6666 0x7777 0x8888
vAccM 0x9999 0xaaaa 0xbbbb 0xcccc 0xdddd 0xeeee 0xffff 0x0000
vAccH 0x1234 0x5678 0x9abc 0xdef0 0xfedc 0xba98 0x7654 0x3210

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;
;; Slice0: (7fff,01ff)
;; Slice1: (03ff,7fff)
;; Slice2: (7fff,07ff)
;; Slice3: (0fff,7fff)
;; Slice4: (7fff,1fff)
;; Slice5: (3fff,7fff)
;; Slice6: (7fff,7fff)
;; Slice7: (0001,7fff)
;;
start
op      vmudl
element vector

vS    0x7fff 0x03ff 0x7fff 0x0fff 0x7fff 0x3fff 0x7fff 0x0001
vT    0x01ff 0x7fff 0x07ff 0x7fff 0x1fff 0x7fff 0x7fff 0x7fff

vAccL 0x1111 0x2222 0x3333 0x4444 0x5555 0x6666 0x7777 0x8888
vAccM 0x9999 0xaaaa 0xbbbb 0xcccc 0xdddd 0xeeee 0xffff 0x0000
vAccH 0x1234 0x5678 0x9abc 0xdef0 0xfedc 0xba98 0x7654 0x3210

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;