prog_name  rom_test8
;;;;;;;;;;;;;;;;;;;
start
op init_div
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0300
dData  1 0x0302
dData  2 0x0304
dData  3 0x0306
dData  4 0x0308
dData  5 0x030a
dData  6 0x030c
dData  7 0x030e

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0310
dData  1 0x0312
dData  2 0x0314
dData  3 0x0316
dData  4 0x0318
dData  5 0x031a
dData  6 0x031c
dData  7 0x031e

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0320
dData  1 0x0322
dData  2 0x0324
dData  3 0x0326
dData  4 0x0328
dData  5 0x032a
dData  6 0x032c
dData  7 0x032e

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0330
dData  1 0x0332
dData  2 0x0334
dData  3 0x0336
dData  4 0x0338
dData  5 0x033a
dData  6 0x033c
dData  7 0x033e

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0340
dData  1 0x0342
dData  2 0x0344
dData  3 0x0346
dData  4 0x0348
dData  5 0x034a
dData  6 0x034c
dData  7 0x034e

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0350
dData  1 0x0352
dData  2 0x0354
dData  3 0x0356
dData  4 0x0358
dData  5 0x035a
dData  6 0x035c
dData  7 0x035e

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0360
dData  1 0x0362
dData  2 0x0364
dData  3 0x0366
dData  4 0x0368
dData  5 0x036a
dData  6 0x036c
dData  7 0x036e

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0370
dData  1 0x0372
dData  2 0x0374
dData  3 0x0376
dData  4 0x0378
dData  5 0x037a
dData  6 0x037c
dData  7 0x037e

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0380
dData  1 0x0382
dData  2 0x0384
dData  3 0x0386
dData  4 0x0388
dData  5 0x038a
dData  6 0x038c
dData  7 0x038e

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0390
dData  1 0x0392
dData  2 0x0394
dData  3 0x0396
dData  4 0x0398
dData  5 0x039a
dData  6 0x039c
dData  7 0x039e

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03a0
dData  1 0x03a2
dData  2 0x03a4
dData  3 0x03a6
dData  4 0x03a8
dData  5 0x03aa
dData  6 0x03ac
dData  7 0x03ae

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03b0
dData  1 0x03b2
dData  2 0x03b4
dData  3 0x03b6
dData  4 0x03b8
dData  5 0x03ba
dData  6 0x03bc
dData  7 0x03be

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03c0
dData  1 0x03c2
dData  2 0x03c4
dData  3 0x03c6
dData  4 0x03c8
dData  5 0x03ca
dData  6 0x03cc
dData  7 0x03ce

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03d0
dData  1 0x03d2
dData  2 0x03d4
dData  3 0x03d6
dData  4 0x03d8
dData  5 0x03da
dData  6 0x03dc
dData  7 0x03de

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03e0
dData  1 0x03e2
dData  2 0x03e4
dData  3 0x03e6
dData  4 0x03e8
dData  5 0x03ea
dData  6 0x03ec
dData  7 0x03ee

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03f0
dData  1 0x03f2
dData  2 0x03f4
dData  3 0x03f6
dData  4 0x03f8
dData  5 0x03fa
dData  6 0x03fc
dData  7 0x03fe

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;