prog_name  rom_test4
;;;;;;;;;;;;;;;;;;;
start
op init_div
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0380
dData  1 0x0381
dData  2 0x0382
dData  3 0x0383
dData  4 0x0384
dData  5 0x0385
dData  6 0x0386
dData  7 0x0387

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0388
dData  1 0x0389
dData  2 0x038a
dData  3 0x038b
dData  4 0x038c
dData  5 0x038d
dData  6 0x038e
dData  7 0x038f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0390
dData  1 0x0391
dData  2 0x0392
dData  3 0x0393
dData  4 0x0394
dData  5 0x0395
dData  6 0x0396
dData  7 0x0397

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0398
dData  1 0x0399
dData  2 0x039a
dData  3 0x039b
dData  4 0x039c
dData  5 0x039d
dData  6 0x039e
dData  7 0x039f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03a0
dData  1 0x03a1
dData  2 0x03a2
dData  3 0x03a3
dData  4 0x03a4
dData  5 0x03a5
dData  6 0x03a6
dData  7 0x03a7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03a8
dData  1 0x03a9
dData  2 0x03aa
dData  3 0x03ab
dData  4 0x03ac
dData  5 0x03ad
dData  6 0x03ae
dData  7 0x03af

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03b0
dData  1 0x03b1
dData  2 0x03b2
dData  3 0x03b3
dData  4 0x03b4
dData  5 0x03b5
dData  6 0x03b6
dData  7 0x03b7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03b8
dData  1 0x03b9
dData  2 0x03ba
dData  3 0x03bb
dData  4 0x03bc
dData  5 0x03bd
dData  6 0x03be
dData  7 0x03bf

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03c0
dData  1 0x03c1
dData  2 0x03c2
dData  3 0x03c3
dData  4 0x03c4
dData  5 0x03c5
dData  6 0x03c6
dData  7 0x03c7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03c8
dData  1 0x03c9
dData  2 0x03ca
dData  3 0x03cb
dData  4 0x03cc
dData  5 0x03cd
dData  6 0x03ce
dData  7 0x03cf

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03d0
dData  1 0x03d1
dData  2 0x03d2
dData  3 0x03d3
dData  4 0x03d4
dData  5 0x03d5
dData  6 0x03d6
dData  7 0x03d7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03d8
dData  1 0x03d9
dData  2 0x03da
dData  3 0x03db
dData  4 0x03dc
dData  5 0x03dd
dData  6 0x03de
dData  7 0x03df

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03e0
dData  1 0x03e1
dData  2 0x03e2
dData  3 0x03e3
dData  4 0x03e4
dData  5 0x03e5
dData  6 0x03e6
dData  7 0x03e7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03e8
dData  1 0x03e9
dData  2 0x03ea
dData  3 0x03eb
dData  4 0x03ec
dData  5 0x03ed
dData  6 0x03ee
dData  7 0x03ef

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03f0
dData  1 0x03f1
dData  2 0x03f2
dData  3 0x03f3
dData  4 0x03f4
dData  5 0x03f5
dData  6 0x03f6
dData  7 0x03f7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x03f8
dData  1 0x03f9
dData  2 0x03fa
dData  3 0x03fb
dData  4 0x03fc
dData  5 0x03fd
dData  6 0x03fe
dData  7 0x03ff

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;