prog_name  rom_test6
;;;;;;;;;;;;;;;;;;;
start
op init_div
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0180
dData  1 0x0181
dData  2 0x0182
dData  3 0x0183
dData  4 0x0184
dData  5 0x0185
dData  6 0x0186
dData  7 0x0187

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0188
dData  1 0x0189
dData  2 0x018a
dData  3 0x018b
dData  4 0x018c
dData  5 0x018d
dData  6 0x018e
dData  7 0x018f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0190
dData  1 0x0191
dData  2 0x0192
dData  3 0x0193
dData  4 0x0194
dData  5 0x0195
dData  6 0x0196
dData  7 0x0197

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0198
dData  1 0x0199
dData  2 0x019a
dData  3 0x019b
dData  4 0x019c
dData  5 0x019d
dData  6 0x019e
dData  7 0x019f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01a0
dData  1 0x01a1
dData  2 0x01a2
dData  3 0x01a3
dData  4 0x01a4
dData  5 0x01a5
dData  6 0x01a6
dData  7 0x01a7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01a8
dData  1 0x01a9
dData  2 0x01aa
dData  3 0x01ab
dData  4 0x01ac
dData  5 0x01ad
dData  6 0x01ae
dData  7 0x01af

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01b0
dData  1 0x01b1
dData  2 0x01b2
dData  3 0x01b3
dData  4 0x01b4
dData  5 0x01b5
dData  6 0x01b6
dData  7 0x01b7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01b8
dData  1 0x01b9
dData  2 0x01ba
dData  3 0x01bb
dData  4 0x01bc
dData  5 0x01bd
dData  6 0x01be
dData  7 0x01bf

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01c0
dData  1 0x01c1
dData  2 0x01c2
dData  3 0x01c3
dData  4 0x01c4
dData  5 0x01c5
dData  6 0x01c6
dData  7 0x01c7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01c8
dData  1 0x01c9
dData  2 0x01ca
dData  3 0x01cb
dData  4 0x01cc
dData  5 0x01cd
dData  6 0x01ce
dData  7 0x01cf

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01d0
dData  1 0x01d1
dData  2 0x01d2
dData  3 0x01d3
dData  4 0x01d4
dData  5 0x01d5
dData  6 0x01d6
dData  7 0x01d7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01d8
dData  1 0x01d9
dData  2 0x01da
dData  3 0x01db
dData  4 0x01dc
dData  5 0x01dd
dData  6 0x01de
dData  7 0x01df

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01e0
dData  1 0x01e1
dData  2 0x01e2
dData  3 0x01e3
dData  4 0x01e4
dData  5 0x01e5
dData  6 0x01e6
dData  7 0x01e7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01e8
dData  1 0x01e9
dData  2 0x01ea
dData  3 0x01eb
dData  4 0x01ec
dData  5 0x01ed
dData  6 0x01ee
dData  7 0x01ef

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01f0
dData  1 0x01f1
dData  2 0x01f2
dData  3 0x01f3
dData  4 0x01f4
dData  5 0x01f5
dData  6 0x01f6
dData  7 0x01f7

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x01f8
dData  1 0x01f9
dData  2 0x01fa
dData  3 0x01fb
dData  4 0x01fc
dData  5 0x01fd
dData  6 0x01fe
dData  7 0x01ff

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;