tst_conn_seeds.flr
1.59 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
#cell2 * tst_conn_seeds flr * 1 any 0 v8r4.6.4
# "30-Dec-94 GMT" "4:45:42 GMT" "30-Dec-94 GMT" "4:45:42 GMT" rohm * .
# floor plan information
V 3 ChipComp/ChipAssist
A -168 -174 1776 1916
B -169 -175 1777 1917
I "tst_sc" "tst_sc" "" H -4 0 1612 1742 11 1.2 1 12021 11 1 0 0
$CONNS
CON ad16_data_in[11] 0 10
CON ad16_data_in[10] 0 10
CON ad16_data_in[9] 0 10
CON ad16_data_in[8] 0 10
CON ad16_data_in[7] 0 10
CON ad16_data_in[6] 0 10
CON ad16_data_in[5] 0 10
CON ad16_data_in[4] 0 10
CON ad16_data_in[3] 0 10
CON ad16_data_in[2] 0 10
CON ad16_data_in[1] 0 10
CON ad16_data_in[0] 0 10
CON tst_reset_l_9 0 10
CON tst_reset_l_8 0 10
CON ad16_data_in[12] 0 10
CON tst_c_ctl_i[5] 0 10
CON tst_c_ctl_i[4] 0 10
CON tst_c_ctl_i[3] 0 10
CON tst_c_ctl_i[2] 0 10
CON tst_c_ctl_i[1] 0 10
CON tst_c_ctl_i[0] 0 10
CON c_ctl_i[5] 0 10
CON c_ctl_i[4] 0 10
CON c_ctl_i[3] 0 10
CON c_ctl_i[2] 0 10
CON c_ctl_i[1] 0 10
CON c_ctl_i[0] 0 10
CON ad16_data_in[14] 0 10
CON ad16_data_in[13] 0 10
CON tst_reset_l_7 0 10
CON tst_bist_mode 0 10
CON tst_by_pass 0 10
CON bist_flag 0 10
CON c_ctl_ld 0 10
CON c_ctl_en 0 10
CON ad16_write_l 0 10
CON ad16_read_l 0 10
CON ad16_enable_l 0 10
CON tst_ad16_write_l 0 10
CON tst_ad16_read_l 0 10
CON tst_ad16_enable_l 0 10
CON test 0 10
CON pad_reset_l 0 10
CON clock 0 1
CON tst_iost_mode 0 10
CON tst_reset_l_6 0 10
CON tst_reset_l_5 0 10
CON tst_reset_l_4 0 10
CON tst_reset_l_3 0 10
CON tst_reset_l_2 0 10
CON tst_reset_l_1 0 10
CON tst_reset_l_0 0 10
CON tst_idd_test 0 10
CON tst_pwr_up 0 10
CON tst_synclk_set 0 10
CON tst_c_ctl_ld 0 10
CON tst_c_ctl_en 0 10
CON tst_ext_be 0 10
CON tst_rac_reset 0 10
$END