vt_decode.ss
2.68 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
/*****************************************************************************/
/* custom variables */
/*****************************************************************************/
module = vt_decode
wire_load = 256000
default_drive_cell = dfntnh
default_drive_pin = q
/*****************************************************************************/
/* set the path and read */
/*****************************************************************************/
search_path = {. \
/ecad/synopsys/current/libraries/syn \
/ecad/reality/lib/synopsys/nec35_v2.1 \
/ecad/reality/lib/synopsys/rcp_lib \
../src };
read -f verilog ../src/vt_decode.v
current_design = module
/*****************************************************************************/
/* default environment */
/*****************************************************************************/
set_operating_conditions NOM
set_wire_load wire_load -mode top
/*****************************************************************************/
/* default constraint */
/*****************************************************************************/
set_driving_cell -cell default_drive_cell -pin default_drive_pin all_inputs()
/*****************************************************************************/
/* custom constraints */
/*****************************************************************************/
include module + ".con"
/*****************************************************************************/
/* check */
/*****************************************************************************/
check_design > module + ".lint"
/*****************************************************************************/
/* compile */
/*****************************************************************************/
set_dont_touch { ne35hd130d/ni01d* }
link
/*****************************************************************************/
/* write */
/*****************************************************************************/
report -reference
report_constraint -all_violators
report_timing -path full -delay max -max_paths 10
write -format edif -hierarchy -o vt_decode.edf vt_decode
write -format verilog -hierarchy -o vt_decode.vsyn vt_decode
write -format db -hierarchy -o vt_decode.db vt_decode
quit