prog_name  dp_sqrt_pos
;;;;;;;;;;;;;;;;;;;
start
op init_div
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7

dData  0  0x0000_0001
dData  1  0x0000_0002
dData  2  0x0000_0004
dData  3  0x0000_0008
dData  4  0x0000_0010
dData  5  0x0000_0020
dData  6  0x0000_0040
dData  7  0x0000_0080

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 1w
reg_assign vS $v1
vsh_offset 2
elh_offset 3

reg_assign vTH    $v8
reg_assign vTL    $v9
reg_assign vDH    $v10
reg_assign vDL    $v11
reg_assign vDHexp $v12
reg_assign vDLexp $v13
reg_assign vTemp  $v14

dData  0  0x0000_0100
dData  1  0x0000_0200
dData  2  0x0000_0400
dData  3  0x0000_0800
dData  4  0x0000_1000
dData  5  0x0000_2000
dData  6  0x0000_4000
dData  7  0x0000_8000

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v10
reg_assign vTL    $v21
reg_assign vDH    $v30
reg_assign vDL    $v14
reg_assign vDHexp $v25
reg_assign vDLexp $v16
reg_assign vTemp  $v27

dData  0  0x0001_0000
dData  1  0x0002_0000
dData  2  0x0004_0000
dData  3  0x0008_0000
dData  4  0x0010_0000
dData  5  0x0020_0000
dData  6  0x0040_0000
dData  7  0x0080_0000

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 1w
reg_assign vS $v1
vsh_offset 2
elh_offset 3

reg_assign vTH    $v8
reg_assign vTL    $v9
reg_assign vDH    $v10
reg_assign vDL    $v11
reg_assign vDHexp $v12
reg_assign vDLexp $v13
reg_assign vTemp  $v14

dData  0  0x0100_0000
dData  1  0x0200_0000
dData  2  0x0400_0000
dData  3  0x0800_0000
dData  4  0x1000_0000
dData  5  0x2000_0000
dData  6  0x4000_0000
dData  7  0x0000_0000

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 2w
reg_assign vS $v2
vsh_offset 4
elh_offset 5

reg_assign vTH    $v15
reg_assign vTL    $v16
reg_assign vDH    $v17
reg_assign vDL    $v18
reg_assign vDHexp $v19
reg_assign vDLexp $v20
reg_assign vTemp  $v21

dData  0  0x1234_5678
dData  1  0x0abc_def2
dData  2  0x0078_1873
dData  3  0x0005_abcd
dData  4  0x0001_5555
dData  5  0x0001_aaaa
dData  6  0x0001_2345
dData  7  0x0198_9873

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 3w
reg_assign vS $v3
vsh_offset 6
elh_offset 7

reg_assign vTH    $v21
reg_assign vTL    $v22
reg_assign vDH    $v23
reg_assign vDL    $v24
reg_assign vDHexp $v25
reg_assign vDLexp $v26
reg_assign vTemp  $v27

dData  0  0x7fff_ffff
dData  1  0x5fff_5555
dData  2  0x6fff_aaaa
dData  3  0x77ff_ffff
dData  4  0x7bff_0000
dData  5  0x7dff_ffff
dData  6  0xfeff_6783
dData  7  0x7f7f_89ab

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 4w
reg_assign vS $v4
vsh_offset 0
elh_offset 1

reg_assign vTH    $v28
reg_assign vTL    $v29
reg_assign vDH    $v30
reg_assign vDL    $v31
reg_assign vDHexp $v3
reg_assign vDLexp $v1
reg_assign vTemp  $v2

dData  0  0x7fbf_0000
dData  1  0x7fdf_ffff
dData  2  0x7fef_1234
dData  3  0x0000_ffff
dData  4  0x0000_0234
dData  5  0x0000_0065
dData  6  0x0000_0138
dData  7  0x0002_9282

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 5w
reg_assign vS $v5
vsh_offset 2
elh_offset 3

reg_assign vTH    $v25
reg_assign vTL    $v6
reg_assign vDH    $v27
reg_assign vDL    $v10
reg_assign vDHexp $v15
reg_assign vDLexp $v20
reg_assign vTemp  $v14

dData  0  0x0000_0003
dData  1  0x0000_0007
dData  2  0x0000_000e
dData  3  0x0000_001d
dData  4  0x0000_002a
dData  5  0x0000_0059
dData  6  0x0000_00b7
dData  7  0x0000_01ab

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 5w
reg_assign vS $v5
vsh_offset 2
elh_offset 3

reg_assign vTH    $v4
reg_assign vTL    $v11
reg_assign vDH    $v14
reg_assign vDL    $v22
reg_assign vDHexp $v29
reg_assign vDLexp $v31
reg_assign vTemp  $v9

dData  0  0x0000_03c1
dData  1  0x0000_0654
dData  2  0x0000_089a
dData  3  0x0000_1234
dData  4  0x0000_2345
dData  5  0x0000_5678
dData  6  0x0000_fedc
dData  7  0x0001_babe

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 5w
reg_assign vS $v5
vsh_offset 2
elh_offset 3

reg_assign vTH    $v25
reg_assign vTL    $v2
reg_assign vDH    $v5
reg_assign vDL    $v10
reg_assign vDHexp $v15
reg_assign vDLexp $v20
reg_assign vTemp  $v14

dData  0  0x0002_5a5a
dData  1  0x0005_6789
dData  2  0x001f_9876
dData  3  0x0025_aaaa
dData  4  0x007a_7654
dData  5  0x00c6_789a
dData  6  0x0123_4567
dData  7  0x035a_a5a5

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      dp_sqrt

element 5w
reg_assign vS $v5
vsh_offset 2
elh_offset 3

reg_assign vTH    $v5
reg_assign vTL    $v10
reg_assign vDH    $v15
reg_assign vDL    $v20
reg_assign vDHexp $v25
reg_assign vDLexp $v30
reg_assign vTemp  $v4

dData  0  0x04fe_9876
dData  1  0x0abc_def0
dData  2  0x1987_09ef
dData  3  0x3765_0000
dData  4  0x6789_abcd
dData  5  0x0000_0101
dData  6  0x4140_0000
dData  7  0x0000_00db

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;