prog_name  rom_test5
;;;;;;;;;;;;;;;;;;;
start
op init_div
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0100
dData  1 0x0101
dData  2 0x0102
dData  3 0x0103
dData  4 0x0104
dData  5 0x0105
dData  6 0x0106
dData  7 0x0107

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0108
dData  1 0x0109
dData  2 0x010a
dData  3 0x010b
dData  4 0x010c
dData  5 0x010d
dData  6 0x010e
dData  7 0x010f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0110
dData  1 0x0111
dData  2 0x0112
dData  3 0x0113
dData  4 0x0114
dData  5 0x0115
dData  6 0x0116
dData  7 0x0117

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0118
dData  1 0x0119
dData  2 0x011a
dData  3 0x011b
dData  4 0x011c
dData  5 0x011d
dData  6 0x011e
dData  7 0x011f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0120
dData  1 0x0121
dData  2 0x0122
dData  3 0x0123
dData  4 0x0124
dData  5 0x0125
dData  6 0x0126
dData  7 0x0127

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0128
dData  1 0x0129
dData  2 0x012a
dData  3 0x012b
dData  4 0x012c
dData  5 0x012d
dData  6 0x012e
dData  7 0x012f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0130
dData  1 0x0131
dData  2 0x0132
dData  3 0x0133
dData  4 0x0134
dData  5 0x0135
dData  6 0x0136
dData  7 0x0137

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0138
dData  1 0x0139
dData  2 0x013a
dData  3 0x013b
dData  4 0x013c
dData  5 0x013d
dData  6 0x013e
dData  7 0x013f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0140
dData  1 0x0141
dData  2 0x0142
dData  3 0x0143
dData  4 0x0144
dData  5 0x0145
dData  6 0x0146
dData  7 0x0147

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0148
dData  1 0x0149
dData  2 0x014a
dData  3 0x014b
dData  4 0x014c
dData  5 0x014d
dData  6 0x014e
dData  7 0x014f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0150
dData  1 0x0151
dData  2 0x0152
dData  3 0x0153
dData  4 0x0154
dData  5 0x0155
dData  6 0x0156
dData  7 0x0157

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0158
dData  1 0x0159
dData  2 0x015a
dData  3 0x015b
dData  4 0x015c
dData  5 0x015d
dData  6 0x015e
dData  7 0x015f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0160
dData  1 0x0161
dData  2 0x0162
dData  3 0x0163
dData  4 0x0164
dData  5 0x0165
dData  6 0x0166
dData  7 0x0167

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0168
dData  1 0x0169
dData  2 0x016a
dData  3 0x016b
dData  4 0x016c
dData  5 0x016d
dData  6 0x016e
dData  7 0x016f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0170
dData  1 0x0171
dData  2 0x0172
dData  3 0x0173
dData  4 0x0174
dData  5 0x0175
dData  6 0x0176
dData  7 0x0177

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op      sp_sqrt
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0

reg_assign vTH    $v1
reg_assign vTL    $v2
reg_assign vDH    $v3
reg_assign vDL    $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp  $v7
dData  0 0x0178
dData  1 0x0179
dData  2 0x017a
dData  3 0x017b
dData  4 0x017c
dData  5 0x017d
dData  6 0x017e
dData  7 0x017f

end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;