rom_test1.in
6.76 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
prog_name rom_test1
;;;;;;;;;;;;;;;;;;;
start
op init_div
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0200
dData 1 0x0201
dData 2 0x0202
dData 3 0x0203
dData 4 0x0204
dData 5 0x0205
dData 6 0x0206
dData 7 0x0207
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0208
dData 1 0x0209
dData 2 0x020a
dData 3 0x020b
dData 4 0x020c
dData 5 0x020d
dData 6 0x020e
dData 7 0x020f
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0210
dData 1 0x0211
dData 2 0x0212
dData 3 0x0213
dData 4 0x0214
dData 5 0x0215
dData 6 0x0216
dData 7 0x0217
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0218
dData 1 0x0219
dData 2 0x021a
dData 3 0x021b
dData 4 0x021c
dData 5 0x021d
dData 6 0x021e
dData 7 0x021f
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0220
dData 1 0x0221
dData 2 0x0222
dData 3 0x0223
dData 4 0x0224
dData 5 0x0225
dData 6 0x0226
dData 7 0x0227
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0228
dData 1 0x0229
dData 2 0x022a
dData 3 0x022b
dData 4 0x022c
dData 5 0x022d
dData 6 0x022e
dData 7 0x022f
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0230
dData 1 0x0231
dData 2 0x0232
dData 3 0x0233
dData 4 0x0234
dData 5 0x0235
dData 6 0x0236
dData 7 0x0237
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0238
dData 1 0x0239
dData 2 0x023a
dData 3 0x023b
dData 4 0x023c
dData 5 0x023d
dData 6 0x023e
dData 7 0x023f
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0240
dData 1 0x0241
dData 2 0x0242
dData 3 0x0243
dData 4 0x0244
dData 5 0x0245
dData 6 0x0246
dData 7 0x0247
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0248
dData 1 0x0249
dData 2 0x024a
dData 3 0x024b
dData 4 0x024c
dData 5 0x024d
dData 6 0x024e
dData 7 0x024f
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0250
dData 1 0x0251
dData 2 0x0252
dData 3 0x0253
dData 4 0x0254
dData 5 0x0255
dData 6 0x0256
dData 7 0x0257
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0258
dData 1 0x0259
dData 2 0x025a
dData 3 0x025b
dData 4 0x025c
dData 5 0x025d
dData 6 0x025e
dData 7 0x025f
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0260
dData 1 0x0261
dData 2 0x0262
dData 3 0x0263
dData 4 0x0264
dData 5 0x0265
dData 6 0x0266
dData 7 0x0267
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0268
dData 1 0x0269
dData 2 0x026a
dData 3 0x026b
dData 4 0x026c
dData 5 0x026d
dData 6 0x026e
dData 7 0x026f
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0270
dData 1 0x0271
dData 2 0x0272
dData 3 0x0273
dData 4 0x0274
dData 5 0x0275
dData 6 0x0276
dData 7 0x0277
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_recp
element 0w
reg_assign vS $v0
vsh_offset 0
elh_offset 0
reg_assign vTH $v1
reg_assign vTL $v2
reg_assign vDH $v3
reg_assign vDL $v4
reg_assign vDHexp $v5
reg_assign vDLexp $v6
reg_assign vTemp $v7
dData 0 0x0278
dData 1 0x0279
dData 2 0x027a
dData 3 0x027b
dData 4 0x027c
dData 5 0x027d
dData 6 0x027e
dData 7 0x027f
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;