sp_sqrt_neg.in
2.7 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
prog_name sp_sqrt_neg
;;;;;;;;;;;;;;;;;;;
start
op init_div
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_sqrt
element 7w
reg_assign vS $v6
vsh_offset 1
elh_offset 7
reg_assign vTH $v1
reg_assign vTL $v3
reg_assign vDH $v5
reg_assign vDL $v7
reg_assign vDHexp $v9
reg_assign vDLexp $v11
reg_assign vTemp $v13
dData 0 0xffff
dData 1 0xbfff
dData 2 0xdfff
dData 3 0xefff
dData 4 0xf7ff
dData 5 0xfbff
dData 6 0xfdff
dData 7 0xfeff
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_sqrt
element 6w
reg_assign vS $v7
vsh_offset 6
elh_offset 5
reg_assign vTH $v15
reg_assign vTL $v17
reg_assign vDH $v19
reg_assign vDL $v21
reg_assign vDHexp $v23
reg_assign vDLexp $v25
reg_assign vTemp $v27
dData 0 0xff7f
dData 1 0xffbf
dData 2 0xffdf
dData 3 0xffef
dData 4 0xfff7
dData 5 0xfffb
dData 6 0xfffd
dData 7 0xffff
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_sqrt
element 5w
reg_assign vS $v4
vsh_offset 3
elh_offset 1
reg_assign vTH $v29
reg_assign vTL $v31
reg_assign vDH $v10
reg_assign vDL $v2
reg_assign vDHexp $v4
reg_assign vDLexp $v6
reg_assign vTemp $v8
dData 0 0x8000
dData 1 0xc003
dData 2 0xe007
dData 3 0xf00f
dData 4 0xf81f
dData 5 0xfc3f
dData 6 0xfe7f
dData 7 0x8001
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_sqrt
element 4w
reg_assign vS $v2
vsh_offset 3
elh_offset 5
reg_assign vTH $v10
reg_assign vTL $v12
reg_assign vDH $v14
reg_assign vDL $v16
reg_assign vDHexp $v18
reg_assign vDLexp $v20
reg_assign vTemp $v22
dData 0 0xabcd
dData 1 0xef01
dData 2 0x890a
dData 3 0x9562
dData 4 0xdead
dData 5 0xbeef
dData 6 0xcafe
dData 7 0xbabe
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_sqrt
element 0w
reg_assign vS $v2
vsh_offset 2
elh_offset 0
reg_assign vTH $v24
reg_assign vTL $v26
reg_assign vDH $v28
reg_assign vDL $v30
reg_assign vDHexp $v1
reg_assign vDLexp $v4
reg_assign vTemp $v8
dData 0 0xfeed
dData 1 0xaaaa
dData 2 0xea41
dData 3 0x8328
dData 4 0xfdac
dData 5 0x9ae1
dData 6 0xa8d7
dData 7 0xf0e1
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
start
op sp_sqrt
element 6w
reg_assign vS $v4
vsh_offset 1
elh_offset 3
reg_assign vTH $v12
reg_assign vTL $v16
reg_assign vDH $v20
reg_assign vDL $v24
reg_assign vDHexp $v28
reg_assign vDLexp $v31
reg_assign vTemp $v1
dData 0 0xe928
dData 1 0x8398
dData 2 0x9e28
dData 3 0xa3de
dData 4 0xb873
dData 5 0xc765
dData 6 0x8983
dData 7 0x8f02
end
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;