busses.con 205 Bytes Raw Blame History Permalink 1 2 3 4 5 set_input_delay 10.0 -clock clk {cbus_data, dbus_data} set_output_delay -max 4.0 -clock clk {cbus_data, dbus_data} set_driving_cell -cell nt01d5 {cbus_data, dbus_data} set_load 2.0 {cbus_data, dbus_data}